# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

THIS PAGE BLANK (USPTO)

Japanese Prtent Publication No. 48250 '1992

设日本国特許庁(JP)

00 特許出職公告

許 公 報(B2)

平4-48250

®int. Cl. 3

識別記号

庁内整理書号

20℃公告 平成4年(1992)8月6日

G 06 F

303 E

7165-5B 8323-5B

発明の数 2 (全12頁)

仮想記憶システムとその方法 ❷発明の名称

事 判 平2-15112

■ 昭55-145545 ক্রাঞ্ ■ 昭55(1980)10月17日

開 昭56-94452 

@昭56(1981)7月30日

**多出** 愛1979年10月18日母米国(US)每85909 優先權主張

パリー・ピー・ホワイ 伊発 明 者

アメリカ合衆国コロラド州80301ポールダー・オールド・

ポスト・ロード7223

ストレージ・テクノロ 団出 順 人 ジー・コーポレーショ

アメリカ合衆国 コロラド州 80027。ルーイスピル。サ

ウス・エイテイテイス・ストリート 2270

外1名 弁理士 滑浸 恭三 19代 理 人

事判官 高 篇 度和 事判官 福葉 匮 博 事判長 田中 害判の合理体 特朗 昭52-106641 (JP, A) 特朗 昭53-84632(JP,A) 公参考 文献

#### 分特許請求の範囲

 $e_{G_{i}}$ 

1 少なくとも1個の上位コンピュータと共に使 用する疑似テーブ記憶装置において、

キャッシュメモリと、

少なくとも1個の上位コンピユータと該キャツ 5 を備え、 シュメモリとを接続する少なくとも1個の上位コ ンピュータインターフエースと、

ランダムアクセク形式でデータを記憶する少な くとも1個のデイスク記憶装置と、

該少なくとも l 個のデイスク記憶装置を抜キヤ 10 る手段と、 ツシユメモリに接続する少なくとも1個のデイス ク記憶装置インターフエースと、

該少なくとも 1 個の上位コンピユータインター フェースと这少なくとも1個のデイスク記憶装置 インターフエースと及び該キヤツシユメモリとに 15 する手段と、 接続され、該上位コンピュータからの書き込み命 令に応答して該上位コンピユータから該上位イン ターフェースが受け取つたテーブ記憶装置に書き 込むに適した形式の直列形式のデータをランダム アクセス形式で該デイスク記憶装置の所定の領域 20 少なくとも1個の該デイスク記憶装置内の該領域 に書き込み、該上位コンピュータの統出命令に応 答して族デイスク記憶装置に記憶されたデータを 読出し且つ該読出したデータを直列形式のデータ

に組み立てて該上位コンピュータに送る様に該上 位コンピユータインターフエースとデイスク記憶 技量と終キヤツシュメモリとを制御する制御装置

2

#### 該制御装置が、

少なくとも1個の装上位コンピユーテから受け 取った一定単位のデータを記憶するために少なく とも1個の終デイスク記憶装置内の領域を指定す

各々の鎮一定単位のデータの上位コンピユータ アドレスと該一定単位のデータを記憶するのに使 用する少なくとも1個の旅デイスク配信装置の篠 領域のアドレスとの間の関係を示すデータを配憶

少なくとも 1 個の鉄上位コンピュータによつて 選択された一定単位データを、放選択された一定 単位のデータの放上記コンピユータアドレスと放 選択された一定単位のデータの記憶に使用される との関係を示すデータを用いて、少なくとも 1 個 の底デイスク記憶装置からランダムアクセス形式 で説出し、放送出したデータを直列形式のデータ

に組み立てる手段と、

を備えたことを特徴とする疑似テープ記憶装置。 2 前紀制御装置が、オペレータと少なくとも1 個の該上位コンピュータから受け取る指令に応答 して少なくとも1個のディスク配復装置において 5 で読出し、放読出したデータを直列形式のデータ データを記憶し、アクセスすることを特徴とする 特許請求の範囲第1項に記載の疑似テープ記憶装 £,

- 3 少なくとも1個の前紀上位コンピュータと少 なくとも1個の前記デイスク記憶装置と間に配置 10 ローラで制御されることを特徴とする特許請求の されたデータ圧増装置およびデータ圧縮解除装置 とを備えたことを特徴とする特許請求の範囲第1 項に記載の疑似テープ記憶装置。
- 4 各々の前紀上位コンピュータインターフェー スがデータパツフアを備えることを特徴とする特 15 アクセスすることを特徴とする特許請求の範囲第 許請求の範囲第1項に記載の疑似テープ記憶装 E.
- 5 前紀デイスクインターフェースがデータパツ フアを備えることを特徴とする特許請求の範囲第 1 項に記載の疑似テープ記憶装置。
- 少なくとも 1 個の上位コンピュータと共に使 用する疑似テーブ記憶方法において、

各々の上位コンピユータと関連した上位インタ ーフエース装置を通して、該上位コンピユータと との間でデータをテーブ記憶装置に書込むに適し た形式の直列形式で交換することと、

ランダムアクセク形式でデータを少なくとも 1 個のデイスク記憶装置に記憶することと、

エースで該少なくとも1個のデイスク記憶装置を **はデータキャツシユメモリに接続することと、** 

少なくとも1個の終上位コンピュータから受け 取つた一定単位のデータを譲デイスク記憶装置に 記憶するために少なくとも1個のはディスク記憶 25 発明の幹値な説明 装置内の領域を指定することと、

各々の底一定単位のデータの上位コンピユータ アドレスと該一定単位のデータを記憶するのに使 用する少なくとも1個の該デイスク記憶装置の該 領域のアドレスとの間の関係を示すデータを記憶 40 することと、

少なくとも1個の該上位コンピュータによつて 。 選択された一定単位データを、鉄選択された一定 単位のデータの終上位コンピュータアドレスと終

選択された一定単位のデータの記憶に使用される 少なくとも1個の該デイスク記憶装置内の該領域 との関係を示すデータを用いて、少なくとも1個 の該デイスク配信装置からランダムアクセス形式 に組み立てることと、

を含むことを特徴とする疑似テープ配憶方法。 7 前紀デイスク記憶装置と前紀データキャッシ ユメモリとの間のデータの流れがシステムコント 範囲第6項に記載の疑似テープ記憶方法。

- 前記システムコントローラがオペレータと前 紀上位コンピユータとから受取る指令に応答して 前紀デイスク記憶装置においてデータを記憶し、 7 項に記載の疑似ナーブ記憶方法。
- 9)前紀上位コンピュータインターフェースによ り上位コンピュータから産列形式で受取られたデ ークが前記キヤツシユメモリに転送される前に非 20 直列形式化され、剪記キャツシュメモリから前記 上位コンピユータに書込まれる前にデータが再度 直列形式化されることを特徴とする特許請求の概 囲第8項に記載の疑似テープ記憶方法。
- 10 前配上位コンピュータから受取られたデー 高速メインメモリを含むデータキャツシュメモリ 25 タが前記デイスク記憶装置に記憶される前に圧縮 されることを特徴とする特許請求の範囲第6項ま たは第9項に記載の疑似テープ記憶方法。
  - 11 前紀データが前紀デイズク記憶装置に記憶 される記憶領域のアドレスがランダムアクセスメ 少なくとも1個のデイスク記憶装置インターフ 30 モリに記憶されることを特徴とする特許請求の範 囲第8項に記載の疑似テープ記憶方法。
    - 12 前紀アドレスが付加的に他のメモリ装置に 紀憶されることを特徴とする特許請求の範囲第1 1 項に記載の疑似テープ記憶方法。

本発明は、デイジタル・データの記憶装置に関 し、特にデイスク記憶装置におけるデータの管理 および割当てのための改良されたシステムおよび 方法に関する。

デイジタル・データ・システムの構成および挫 作における三々配慮の1つは、コンピュータの中 央処理装置 (CPU) から受取った情報を記憶し、 かつ必要な時に適当な情報をCPUに提供する道 当な装置の提供である。

一般に、磁気テープおよびデイスク記憶システ ムは両者とも異なる独自の機能特性を有する。従 って、各タイプの配信媒体は特にある用途によく 資合するが、他の用途には適合しない。 磁気テー プに記憶されたデータはファイルにピット直列形 5 要とされる長い時間の為に、テープ装置では同時 式で配列される。即ち、複数のファイルは連続的 にテープ上に記憶されるので、特定なファイルを アクセスするには該磁気テーブは要求されたフア イルの開始位置がテープ装置の読出/書込みへツ ドに位置するまでファイルリールからスプールリ 10 グの知き読出/書込動作を補助するために使用さ ールへ送られなければならない。この要求された フアイアル内のデータはピットまたはパイトで直 列的に構成されるので、該要求されたファイルは 説出されるべき又は番込みされるべき菓フアイル の部分を探すために磁気テープからピットまたは 25 ータを配信する。したがつて、配信すべきデータ パイト単位で連続的に読出されなければならな

したがつて、直列的に構成されたデータは好都 合に連続的にテープから読出され、且つテープ上 に書込まれる。そして、テープはデータを記憶す 20 減少される。 るのに経済的な媒体である。更に、データはフア イルの完全な内容がテープ上に記憶されるまでテ ープに書込まれる。そして、次ぎのフアイルは、 テープの最大記憶可能容量を使用するために、前 に書込まれたファイルの終わりの直後から書込ま 25 ぱ、従業員名簿)の知念、他のファイルも存在す れる

しかし、2以上のデータセツトから1つのテー プへ同時に説出し又は書込みを試みるのは実際的 でないので、テープのデータ記憶の直列性は使用 者をテープの各リール上に単一のフアイルだけを 30 ある。ランダムに集められた情報を含むフアイル 記憶させる。

したがつて、だいたい全テーブの90%が1個の データセットしか含んでおらず、これはテーブの 記憶容量を有効に利用していない。更に、テーブ はテープ装置に手操作で装着しなければならず、35 る配憶システムを提供することは有益である。 テープに記憶された各データセットのテープ検索 時間が増加する。

この直列フアイル構成に比較して、デイスク簑 置は、フアイル全部又は連続するフアイルについ ての直列的読出しを必要としないで、デイスク装 40 置の設出/書込みヘッドにより全データが直接的 にアクセスできる様なランダムアクセス方法によ りデータを記憶する。更に、データがデイスク上 にランダムアクセス形式で記憶されているので、

ディスク装置は複数の上位コンピュータがディス ク装置から同時にデータを検索できる利点があ る。その上に記憶された他のフアイルから情報を 検索するために磁気テープを再位量付けするに必

データアクセスは行えない。

しかし、デイスク装置はテープ装置よりかなり 高値であり、使用者が必要とするデータ配像の部 分にのみに特に用いられている。更に、データロ れるスペースが必要とされるためデイスク装置の 予機配置スペースの略々75%だけがデータ配置の 目的のために有効であることが範疇されている。 ディスク装置は予め決まつたプロツクサイズでデ フアイルが放プロツクサイズと等しくない限り、 記憶容量がデイスク上で換費される。この記憶容 量の該付加的条件下の利用では実際に使用される メモリはデイスク装置の正常な容量の略々50%に

1つの命令が同時に連続して実行される1組の プログラム命令の知き幾つかの直列的構成された ファイルが存在する。また、情報がランダムにア クセスされる情報を集めたデータペース(例え

直列的に構成されたフアイルは最も磁気テープ のフォーマットに適合する。これは欲フアイルも 磁気テーブも両方とも直列性が本質であるためで はランダムアクセスをベースに情報をアクセスす るディスク装置に最も適合する。

しかし、テープ装置のデータ記憶スペース効率 を備え且つデイスク装置のデータ検索速度を有す 発明の目的

従つて、本発明の目的は、デイジタル・コンピ ユーテ等用の改良されたデータ記憶システムの提 供にある。

本発明の別の目的は、水準技術の磁気テープデ ― ヶ記憶システムよりも更に迅速に直列形式に配 置されたデータを記憶しアクセスするシステムお よび方法の提供にある。

本発明の更に別の目的は、テープ駆動方法によ

り上位システムからの指令に応答するもディスク 紀律装置の迅速なアクセス能力を用いる紀律シス テムの提供にある。

本発明の他の目的は、上位コンピュータからの データを雇列形式で受入れかつ送出し、他方デイ 5 スク記憶装置からの情報をランダムアクセス形式 で記憶し且つ検索するデータ処理管理システムの 提供にある。

#### 発明の概略

要釣すれば、本発明の1符實によれば、本発明 10 の前配の各目的は「仮想記憶システム」の提供に より達成されるが、その構成は情報を直列形式の - テープ書式で受取り送出するための上位コンピュ ータからの指令に応答する上位インターフエース これに送られたデータを一時的に記憶するため前 記上位インターフェース内の第1のデータ・パツ フアとからなる。 複数個のデイスク記憶装置も 又、デイスク記憶インターフエースおよびデイス データを一時的に記憶する関連する第2のデー タ・パツフアと共に設けられる。 インターフエー ス段は1つに結合されると共に、1つのインター フエースから他のインターフエースに流れる情報 を受取つてこれを待機する大形の主記憶装置と共 25 このように、情報はどの上位インターフェース段 通に結合される。最後に、マスター制御プロセサ が前記インターフエース装置と主記憶装置に結合 され、上位インターフエース段がテープ・ジステ ムと同様に上位コンピュータと応答するように装 置の操作を指令するが、デイスク・インターフェ 30 れている。更に詳細に論述するように、各デイス ース段はその時使用可能な記憶スペースに従つて ランダムにデイスク記憶装置についてデータの統 出しおよび書込みを行う。

## 実施例による説明

※)本文は本発明と見做される主題を特に指摘しか 35 ラを含む。 つ明確に規定する特許請求の範囲を艰苦に示すが 本発明は派付図面と関連して示される望ましい実 施感様の以下の説明から更に理解されるものと考 える.

B に結合された場合の本発明の仮想記憶システム の基本的なアーキテクチュアを示す。本発明は、 使用可能な記憶を更に良好に使用しながら、テー ブ装置と全く同様にデータを受入れかつ応答する

よう 1 つ以上の非常に高速でかつアクセス可能な デイスク記憶装置を制御し、これによりテープ又 はデイスクのいずれよりも非常に広く拡張された 紀律能力と遥かに迅速な応答時間をもたらす効果 を有する装置を構成する。上位コンピュータ10 は、本発明の経済的な操作の故にIBM社のシス テム380、システム370、およびIBM社の モデル3831,3832および3833のブロ **セサ・コンプレツ クスの如き大形の本体上位コン** ピユータとの使用を目指すものであるが、どんな タイプでもよい。本発明の仮想記憶システムは又 復数個の上位コンピュータと共に使用することが できる。 紀憶システムは一連の上位インターフェ ース段12a乃至12nゕらなり、インターフェ 段と、上位インターフェースから受取りあるいは 15 ースの段数は送られるべきデータ量に依存する。 上位インターフェース設は同一であるため、使用 される実際の段散は本発明の目的に対しては重要 ではない。上位インターフェース段は、従来周知 のチヤネル14により上位コンピュータ19に結 ク記憶装置に対して送られかつこれから受取つた 20 合され、情報をテープ装置と関連する通常の直列 形式の書式でコンピュータ19に送る。

8

1つ以上のデイスク・インターフェース数16 a乃至18mが提供され、共通情報パス18によ り全ての上位インターフェース段に結合される。 とデイスク・インターフェース段との間でも転送 することができる。

デイスク・インターフェース段は、それぞれデ イスク記憶装置20a乃至20nの各々と結合さ ク・インターフエース段は、記憶インターフエー スと、データ・パツフアと、デイスクインターフ エースと共に、インターフェース段の各業子を挫 作するための局部マイクロプロセサ・コントロー

主パス18には主記憶装置22にも接続されて いる。メモリー22は上位インターフェース段か らデイスク・インターフエース段へ流れる情報に 対する貯蔵所を形成し、更にこれも又主バス18 第1図は、簡略な形態で、上位コンピューター 40 に結合された制御プロセスサ24に対するメモリ ーとして作用する。 仮想記憶システムの中央処理 装置即ちCPUである制御プロセサ24はそれぞ れ上位インターフエース12とディスク・インタ ーフエース段に結合され、情報が通常の方法で受

取られ、待機され、構成され、配信されるように その動作を指令する。制御プロセサ24は更に、 種々の上位インターフエース段 12にこれがテー ブ装置をシミユレートするように上位コンピユー タ10に応答させるよう命令する。

次に、第2回によれば、システムの例示的な諸 煮子の構成が更に詳細に説明される。プロセサ2 4は上位インターフェース段12と直絡され、特 に制御プロセサ24と、上位インターフェース段 サ28との間の信号の転送を容易にする内部イン ターフェース26に結合される。又上位インター フェース段を構成しているのはデータ・パツフア 30と、データ・パツフアを上位コンピユータ1 と、データ・パツフアがデータ・パス18と通信 する記憶インターフエース34である。

上位インターフェース段12の機能は、上位コ ンピュータに対するテーブ駆動システムをシミユ ンピユータ1日の指令を本発明の仮想記憶システ ムに対する指令に変換すること、およびテープ装 置により送られる形態で上位コンピュータ19の データを送ることである。更に、上位インターフ されるタイプの上位コンピュータ10から信号を 受取る。このような信号は、上位インターフェー ス段を多重パイト、又は多重プロック、又は上位 コンピユータ10のセレクタ・チャネルに結合す ることにより得られる。これ等の場合は、「テー 30 ら8チャネルのデータを受取りこれが1つのピツ ブ装填」「テープ取外し」の知きオペレータ指 令、ならびに「説出し」、「書込み」および「正方 向スペース・フアイル」の知き機械言語を含むこ とが判る。上位インターフエース段はあたかもオ ペレータおよびテープ装置であるかの如き両種の 35 るデイスク・インターフエース 4 2 の作用の如 信号に応答し、信号を確認し、仮想テープ・リー ルの「装塡」が完了した等と応答する。

各上位インターフェース段のデータ・パツファ 30は、上位コンピユータ10からデータを、直 列形式で、通常9ピツト並列で、テープ上に書込 40 必要な場合に情報を検索することができる。 むためテープ・システムに再び与えるように正確 な方法で受け入れる。パッフア30は、書込み推 作中情報を非直列形式化し、即ちこれを全8パイ トが使用可能になる迄個々のピツトを保持する並

列フイールドに記憶する。一般に、72ピツトが一 時に送られ、このため伝送時間を短縮する。この ように、回線18上にデータを伝送するのに必要 な時間の90%迄の圧縮が可能になる。データがバ 5 ツフア30とパス18間に交換されるべき時、デ ータはデータの非常に早い交換が生じるように再 び8つの並列パイトで記憶インターフェース34 を流れる。前記のパッフアのサイズは、システム の要件に従つて大きく変化し得るが、望ましい実 に対するコントローラを形成するマイクロプロセ 10 施思様においてはパス18の時分割を促進する全 紀録を保持するに十分な大きさである64000パイ トである。

最後に、上位コンピュータ18から受取られた データは、1個以上のデイスク装置20m乃至2 Oとの共用を可能する上位インターフェース32 15 Onに装填された磁気デイスクに書込まれる。デ イスク・インターフエース数18はデータパス1 8をデイスク装置28(図示せず)と結合し、餌 御プロセサ24からの命令に従つてインターフェ ース段の各案子を操作する局部マイクロプロセ シートすること、即ちテープ装置に対する上位コ 20 サ・コントローラ38からなる。上位インターフ エース段12の場合と同様に、デイスク・インク ーフェース段16により制御プロセサからの命令 はインターフエース38を介して局部コントロー ラ38に送られる。この時後者は、データ・パツ エース段12は、テープ装置を操作するため使用 25 フア40と、デイスク・インターフエース42 と、記憶インターフェース44をしてデータをデ イスク装置に関して出入りさせることにより応答 する。

> 特に、記憶インターフエース44はパス18か ト・ストリームにおいてパツフア40に組込まれ るようにデータを直列形式化するよう作用する。 パッフア記憶装置の構成および待機は、適当な時 点でデータをパツフア48からデイスク装置へ送 く、局部コントローラ38によつて確保される。 更に又、デイスク・インターフエース段は、関連 するデイスク装置の各デイスクにおけるデータの 場所を探査して記録を行うよう作用し、その結果

データが上位インターフエース12にありそれ がディスク・インターフエース18において受取 られる間、データは主記憶装置22に記憶され る。高速の主紀世装置22はこのように、デイス

ク駆動装置20の1つがデータを受取る用意がで きる迄データを保持する「パンク」即ち「カツシ ユ」として作用する。この状態が生じると、ディ スク装置20と関連するデイスクインターフエー て信号する。次に、制御プロセサ24は、データ をパス18によつてデイスク・インターフェース 段 4.2に放出するよう主記憶装置即ちカツシェ2 2に命令する。

中、探査されるデータの識別は上位インターフェ ース段12を介して朝御プロセサ24に送られ、 このプロセサはこの時要求されたデータが既に主 記憶装置に移動されたかどうかを判断する。 もし ンスミツタ」信号をデイスク・インターフェース に与え、内部の制御コントローラ36は関連する 記憶インターフエース44に介して関連するパツ フア48からデータ・パス18へ、更に主記信袋 屋22ヘデータを読出させる。

同時に、使用可能な上位インターフエース段1 2の局部コントローラ28は関連する記憶インタ ーフエース34を使用可能にし、その結果新たに 読出されたデータが主記憶装置 2 2 から受取られ て上位インターフエース・データ・パツフア30 25 る。 にゲートされる。一方、もしそうであれば、デー タは直ちにパツフア38からゲートされ、上位イ ンターフエース・モジユール32によつて直列形 式化され、上位コンピュータ10に送られる。

デイスク・パツフア48が省略でき、従つてその 機能は主記憶装置 2 2により行われる。

このように、多数のデイスク装置全体に分散さ れたデータのセグメントがコンパイルされ、待機 させられ、次に自動的に直列形式に再びアセンブ 35 ルされる。従つて、各デイスク装置20から上位 コンピュータ10ヘフローする情報は、丁度あた かもテーブから読出されるかの如く直列形式で現 われる。

し、これからデータが選択され、上位コンピュー タに送られる前に後で直列形式に再アセンブルさ れるため符優させられる。

本発明の表示内容を学んだ当業者には明らかな

ように、本仮想記憶システムの各葉子は市販され る業子から組立てられ、適宜な方法でいつしょに 結合することができる。例えば、ディスク・イン ターフェース段18の各票子の全でが制御プロセ ス段42は制御プロセサ24にその可用性につい 5 サ24から離れた1つの場所に配置されるものと して示されるが、実際にはこれ等の素子は別の場 所に配置して適当なケーブル、パス等により結合 することができる。各インターフェース段の構成 素子を操作するため使用される局部マイクロブロ 同様に、上位コンピュータ10がデータを接査 10 セサ・コントローラ2 4 は精々制度された能力の ものであればよく、市場で入手可能などんな高速 マイクロプロセサから構成することができる。こ のようなマイクロプロセサの一例は、米国マサチ ユーセツツ州ポストン市のDEC社で市販するLSI そうでなければ、制御プロセサ24は更に「トラ I5 -11でも、あるいはAMD社の2900シリーズの部 品から祖立てることができる適当な装置でもよ い。同様に、情報の直列形式化および非直列形式 化を行う上位インターフエース12とデイスク・ インターフエース18は、米国ニユーヨーク州ア 20 ーモンク市のIBM社から入手可能なモデル370プ ロツク・マルチブレクサの知き標準的な装置でも よい。同様に、IBM製のプロック・マルチプレ クサは記憶の直接アクセスのため使用でき、各袋 置の実際の接続は当業者によって十分に理解され

同様に、上位インターフエース段12とデイス ク・インターフェース段!8におけるデータの一 時的記憶に使用されるパツファ39と49は、本 実施例においては少なくともGIKパイトのメモリ 別の実施思様においては、上位パツフア38と 30 一が望ましいが、適当なタイプのものでよい。こ のタイプの市厳されるパッフアの1つは Fairchild Semiconductors社製であり、200ナノ 秒の速度を有するN-MOSランダムアクセスメ モリーである。

データ・カツシエとして作用する高速メモリー 22は、高速アクセス・メモリーと呼ばれるタイ プ、即ち400ナノ砂以下のサイクル・タイムを有 するものでなければならない。 望ましい実施思様 においては、高速カツシエは16メガパイトの容量 前述の如く、高速主記憶装置はカツシエを提供 40 を有する。本発明における使用に適する1つの市 版メモリーは、米国カルフオルニア州サニーペー ル市のIntersil社により製造され、本願の継受人 である米国コロラド州ルイスピル市のStorage Technelogy社により市販されるモデル3758

第3図は、上位コンピュータ10がメモリーか

ら情報を要求した「読出し」モードにおける本発 明のシステムの作用を示**す極能因である。糾崇信** 

と3768である。

れる。従つて、上位コンピュータ10は、ある情 報を要求する人間のオペレータに対する指令信号 (例えば、「テープNを装填せよ」) を生じ、デー タがテープに直列形式で記憶されていることが上 期の絶別即ち「ラベル」が指定されさえすればよ い。仮想記憶システムの他の素子、特に制御プロ セサ24は、要求された情報に応答する全てのデ ータをアクセスしてこのデータを直列形式にアセ ンプルさせることにより情報に対して応答する。 15 に伝送するために用意される。 このように、上位コンピュータ10は、このコ ンピュータにおいて実行中の個々のプログラムに より提供される情報に従つて、特定のデータ・セ ットを含むものと想定するテープNを呼出す。実 際には、本発明の仮想配憶システムによれば、こ 20 カツシェ22において前以つて割当てられたスペ の特定のデータ・セットは多くの異なるデイスク に散在すると共に(又は)1つのデイスクの多く の場所に存在する可能性がある。従つて、本発明 の仮想記憶システムは、上位コンピユータが「テ ープN 」と指示した記録の各部が記憶された場所 25 緑の長さに従つて、「読出し」指令を実行するの を表示するデータを求めてそれ自体のメモリー内 を探索することによつて「テープNを装填せよ」 の如きオペレータ指令に応答する。このように、 本システムの広答はテープNの装填をオペレータ に指令するものではなく、単にそのメモリーから 30 に、前述の如く、記録の長さおよびカツシュ22

上位インターフエース段12が「テープNを装 塡せよ!] と云う命令が完了したことを表示する 時、これは実際のテープの装塡に比して実際には 35 示する迄記憶されるカツシェ22に非常に迅速に 瞬間的なものであるが、上位コンピユータ10は インターフエース12に対して読出されるべき情 報のプロックの特定の一致を表示するインターフ エース12への指令を出力する。この指令は、上 位インターフェース段12により情報が記憶され 40 に上位コンピュータ10に読込まれるように用意 る各紀性域を施別する制御プロセサ24に対し直 接送られる。これは、制御プロセスに対して結合 されるデータ記憶装置 4 8の使用によつて実施す ることができる。本実施例においては、データ配

「テープN」として進別されるデータ・セツトの

場所についての情報を再読出しことである。

14

緑装置46は、上位コンピュータ10により要求 されるデータを共に構成するデータの各サブ・ブ ロックの場所が記録されるランダム・アクセス・ メモリー(RAM)(RAMにおける配信の脱落の <sup>・</sup>号は実練により、又データのフローは点線で示さ 5 場合にテーブ駆動装置および関連テープによつて 「パック・アップ」できる)である。

データの各サブ・ブロックの場所が制御プロセ サ24に対し職別された時、各デイスク・インク ーフエース段36のコントローラ部分に信号が与 位コンピューテ10によつて想定されるため、初 20 えられ、これと同時にデータは各デイスク配像装 置20からアクセスされる。この時データはイン ターフェース殴18のパツフア40に使込まれ、 各上位インターフエース段12により必要とされ る迄一時的に保持させるため主記憶カツシュ22

> パッファ40がデータで充填される時、信号が デイスク・インターフエース股18から制御プロ セサ24に出力されこの事実を表示し、この時制 御プロセサ24が経衝された情報を高速の主記憶 ースに対して直接送る。

従来技術によるテープ・システムの場合は、初 期の「装填」操作は通常約30秒乃至5分を要す る。個々の装置の特性ならびに無論読出される記 に必要な全時間は1万至10ミリ砂の範囲内で変化 する。登ましい実施思様における仮想記憶システ ムの例においては、「装填」操作は一般に1砂よ り短い時間を要す。実際の「読出し」操作は一般 の特性に従つて1乃至10ミリ砂を要する。従つ て、この時読出された情報は、記憶インターフエ ース12からの信号がカツシエに対して上位置コ ンピュータがデータを受取る用意のあることを表 入れられる。この時点で、データはこれが配憶さ れた各デイスク20における各点から生成され、 直列形式で適正な順序に収録され、アドレス時間 又は各ディスク上の情報の探索のための選延なし される。従つて、本発明の記憶システムは、デイ スクに比して時間的に非常に有利であり、テー プ・システムに比して装填の時間的遅延が全くな いことが明らかである。このように、カツシエの

使用による「予期されるパツフア作用」がディス クとテープの長所を併合させ、この点でカツシェ はディスクの場合の装填の不用とテープの直列書 式とを結び付け、こうしてデータをカツシエ内に 対する時間を卸減するものである。同時に、各構 成素子の優れた構成および協働作用の故に、読 出/書込動作の指令またはテープ上のデータの雑 特又は記録を指令するためにデスクを実記憶域の ーヘッド"と呼ぶ。従つて、実際のデイスク・メ モリーの非常に大きな割合が*データ*に使用可**能**で ある。このように、デイスク・メモリーの記憶効 **率をテープの場合と同レベルに更新することがで** きる.

第4図に示された上位の「書込みモード」にお いては、手履の方向とこれ迄に述べた「読出し」 モードの略々逆方向となる。第3図における如 く、制御信号は実練で、データのフローは点線で ンピュータ10がデータの「書込み」即ち記録を 要求することを信号すると、この指令はインター フエース段12を介して制御プロセサ24に送ら れる。このプロセサはインターフエース 1 2 に対 - 一部又は全部を受入れるパツファ40を見出すた めデイスク・インターフエース段18に質疑す る。このような場所が決定されると、これ等の場 所は制御プロセサ24によつてデータ記録装置4 6に記録される。

この時制御プロセサ24が上位インターフエー ス段12に対して上位コンピュータ10からのデ ータを受入れてこれを上位インターフェース段! 2.のデータ・パツフア38の適当な場所に送るこ がデイスク・インターフェース段のパツファ40 において使用できる前に充塡される場合は、命令 「スペースを割当てよ」が初海プロセッサにより カツシエ・メモリー22に送られ、その後上位イ ンターフェース段のパツフアからのデータがカツ 40 塡せよ」に広答する。これが完了すると、制御プ シエ・メモリー22へ与えられる。その後1つ以 上のデイスク・インターフエース段18において 十分なパツフア容量が使用可能である時、訓練プロ ロセサはカツシエ・メモリー22に対し、関連す

るデイスク装置20のデイスクに入れるため適当 なディスク・インターフエース段パツフア16に 配慮されたデータを与えるよう命令する。

データの各プツクが上位コンピュータ10によ 完全に構成させることにより上位コンピュータに 5 り上位インターフェース32に与えられるとき、 記憶インターフエース・モジュール34は、間違 するパツフア38内のどこに新たに受取られた情 報が記憶されるかを判断し、 データを庭列形式に 圧縮して例えば8チヤネルのデータを生じ、情報 ごく少しが使用され、この領域をたまに"オーパ 10 ブロックに戦闘ピット(単数又は複数)を加えて このブロックのサイズを表示する。このように、 あるデータ・プロツクが充填されるか、上位コン ピユータがある記録の終りを表示する信号を生成 する迄、データが連続的にパツフア38に送られ 15 る。本発明の重要な特質によれば、局部コントロ ーラ28によりこのような信号はそれ以降一切の パッフア記憶スペースの割当でが必要でないメッ セージ信号の終りとして解釈される。

この時、制御プロセサ24はこの時データ・パ 示される。従来のテーブ駆動コードにより上位コ 20 ツフア30に記憶されたデータを高速カツシェ2 2に送る。前述の如く上位コンピュータがデー **ナ・パツフア38にデータを記憶中は、制御プロ** セサ24はデイスク装置20に十分なスペースを 「検索」することができ、このスペース をデー してこの指令を確認することを命令し、データの 25 ダ・パツフア30にこの時記憶されつゝあるデー タに割当てることができる。このように、紀録の 終り信号が制御プロセサ内で受取られる時、デー タは直列形式化されて高速カツシェに送ることが でき、次に記憶のためデイスク装置20に送られ 30 J.

**美言すれば、上位コンピュータが初期の「テー** ブ装塡」指令(即ち、オペレータに対しデータ記 慣のための空のテープを提供することを指令す る)を生じる時、この指令は上位インターフェー とを指令する。パツフア3日が対応するスペース 35 ス段12を介して制御プロセサ24に送られる。 この制御プロセサ24は、1つ以上のディスク2 Oにおいてスペースを探索し、デイスク・インタ ーフエース段のパツフア30の1つ以上に十分な スペースを予約することによつて命令「テープ袋 ロセサ24は上位インターフェース段12に対し て上位コンピユータ18からのデータを受取つて これを非直列形式化し、かつこれを関連するパツ フア30に記憶するよう命令する。このパツファ

17

が一たん充填されて、これ以上のパッフアのスペ ースが使用できなければ、このデータはカツシ エ・メモリー22に送られる。十分なデイスク・ スペースが使用可能である時は、次のステップは 糾御プロセサ24に対してデイスク・インターフ 5 コンピユータと複数のデイスク装置間をインター エース段18のデイスク制御インターフエース4 2が関連するデイスク装置20にデータを書込む ことを命令させ、その後インターフエース・モジ ユール44はこの情報を読出してこれを直列形式 でこの情報が関連デイスク20に書込まれる。ま た、本発明のデータ記憶システムは、パツクアツ ブ用の一般的なテーブ装置と同時に動作すること が可能である。多くのコンピユータは、確実性の 明のシステムは基本データ記憶システムとして使 用可能であり、他方一般的なテープ装置は本シス テムのデイスク装置に記憶されたデータの複写ま たはパツクアップを記憶する為に本発明と同時に 媒体即ち本発明のデイスク装置は高速のデータ検 **索を与え、他方テーブ装置は族デイスク装置に記** 憶されたデータが何等かの理由により万一損なわ れても該データの付加的なコピーを与える。

びディスク・インターフエース段ならびに関連す る制御モジュールと共に、制御プロセサに高速カ ツシェを関連付けることにより、従来技術のテー プおよびデイスク駆動システムの長所の組合せが クセス能力がテープ装置の記憶効率と組合わされ て、本発明の仲介によりテープ装置の短所を持つ ことなくテープ装置の如く中央処理装置の管理を デイスク装置が行う高速高効率の「仮想配信シス りメモリー・デイスクは恒久的に取付けられてい るため、テーブ形の記録(即ち、順次記録)を探 末する場合でもオペレータが介入する必要はな い。 更に、従来技術のデイスク装置は改変なしに 本発明の仮想記憶システムと共に使用することが 40 ング (Strings) をこのストリングの長さを示す でき、即ち、本発明のシステムは従来技術の上位 コンピユータと従来技術のデイスク装置間に挿入 された装置即ちインターフエースと見做すことが できる。従つて、デイスク装置と上位コンピユー

タを本発明の仮想配置システムと関連して操作で きるようにするためこのデイスク装置又は上位コ

18

ンピユークを改変する必要はない。

更に、本発男の仮想記憶システムは複数の上位 フエースするため使用することができる。 従つ て、オペレータが1つ以上の上位コンピュータと ある制限された数のデイスク装置を操作する場合 は、本発明の仮想記憶システムは最大の記憶効率 化し、これをその関連パツファ48に入れ、こゝ 20 を達成しかつデイスク又はテープ記憶システムの 不当な重複を除くため使用することができること が判るであろう。本発男の上位インターフェース 装着は 1 つ以上の上位コンピユータと結合するこ とができる。更に、高速のメモリー即ちカツシエ ためにデータの複写コピーを保全しており、本発 15 の提供は本発明の「先行パツブア作用」には必修 であることが判るであろう。 データは多種のデイ スク装置に記憶され且つ上位コンピュータに転送 される前に集められ且つ再フオーマットされねば ならないので、データがデイスク装置から集めら 動作可能である。したがつて、該基本データ記憶 20 れるとき該データを一時的に記憶する為に高速の メモリーが必要である。この集められたデータは 選延の無い上位コンピュータへの転送の為に再フ オーマツトされる。上位コンピユークのインター フエースと各デイスク装置インターフエース段間 当業者にとつては、上位インターフェースおよ 25 の中間パツフアとして高速カツシェを使用するこ とにより、多重データの経動作用が達成でき、即 ち、本発明によれば多数のデイスク装置上の多数 の場所に記憶されるデータ(即ち、「ランダム形 式のデータ」はアセンブルされ、順序付けされ、 可能になること、即ち、デイスク装置の容易なア 30 上位コンピュータにより呼出される迄高速カツシ ェに一時的に記憶され得る。このように、メモリ ーから上位コンピユータに情報を読込む際の遅れ の必要はない。同様に、上位コンピューテからの データ出力は配置され、分割され、デイスクの各 テム」を得ることは明らかであろう。本発明によ 35 紀憶域が情報の記憶のため使用可能となるような 時次記憶されることができる。

本発明の記憶システムによりもたらされる特に 重要な点は、データの圧縮の可能性である。これ 迄、デイジタル値『1」又は「0」の長いストリ 紀号と置換することを含み得る一般的なデータ圧 縮の概念は、これがアドレス指定情報ならびにデ ータを圧縮するためデイスク駆動装置では成功し なかつた。しかし、本職によればデイスク装置が

テープとして考えられるため、従来技術のこの間 題は除去され、データの圧縮はデイスク形記憶装 置と共用可能となる。データの圧縮は上位インタ ーフエース段において構成されること、即ち、書 ·込み操作の間「1」又は「0」の長いストリング 5 のフローを示す図である。 が検出されて比較的短い配号と置換できること、 読出し操作の間はこれ等ストリングが検出されて このように定義されたデータにより置換されるこ とが望ましい。

の多くの変更および改善がなされること、および 本文に提示された事例はあくまで例示であるこ と、従つて本発明の範囲は預書の特許請求の範囲 につてのみ限定されるものと解されるべきことが 男らかであろう。

## 図面の無単な説明

第1回は本発明に従って構成された仮想記憶シ

ステムの全構成を示す図、第2図は第1図のシス テム内の制御および情報信号のフローを示す図、 および第3回と第4回はそれぞれ「読出し」およ び「書込み」の状況における指令信号および情報

10……上位コンピュータ、12……上位イン グーフエース段、14……チャネル、18……デ イスク・インターフエース段、18-----共通情報 パス、20……デイスク・メモリー、22……主 最後に、本発明の仮想記憶システムに対して他 10 記憶装置、24-----制御プロセサ、28-----内部 インターフェース、28……マイクロプロセサ、 30……データ・パツフア、32……上位インタ ーフエース、3 4 -----配館インターフエース、3 15 ース、48……データ・パツフア、42……ディ スク・インターフエース、44……配信インター フエース、48・・・・・データ記録芸量。






Fig. 1





, 4.1.7 (4.1.7)

